【导语】大数据与人工智能时代对数据存取性能要求愈发严苛，传统存储技术难当大任。复旦大学周鹏 - 刘春森团队继“破晓”皮秒闪存器件后，再获里程碑式突破，研发出全球首颗二维 - 硅基混合架构闪存芯片，相关成果发表于《自然》期刊。该成果攻克关键难题，或为中国集成电路领域带来新契机。

大数据与人工智能时代对数据存取性能提出极致要求，而目前速度最快的存储器为易失性存储器，速度为1-30纳(nà)秒(miǎo)，断(duàn)电(diàn)后(hòu)数(shù)据会丢失。传统闪存不会轻(qīng)易(yì)丢(diū)失(shī)数(shù)据(jù)，但(dàn)工(gōng)作(zuò)效(xiào)率(lǜ)落(luò)后(hòu)于(yú)芯(xīn)片(piàn)算(suàn)力(lì)10万(wàn)倍(bèi)以(yǐ)上(shàng)。

01 继(jì)“破(pò)晓(xiǎo)”后(hòu)再(zài)次(cì)获(huò)里(lǐ)程(chéng)碑(bēi)式(shì)突(tū)破(pò)

复(fù)旦(dàn)大(dà)学(xué)集成(chéng)芯(xīn)片(piàn)与(yǔ)系(xì)统(tǒng)全国(guó)重(zhòng)点(diǎn)实(shí)验(yàn)室(shì)、集成(chéng)电(diàn)路与(yǔ)微(wēi)纳(nà)电(diàn)子(zi)创(chuàng)新(xīn)学(xué)院(yuàn)周(zhōu)鹏-刘春森团队率先研(yán)发(fā)出(chū)全球(qiú)首(shǒu)颗(kē)二(èr)维(wéi)-硅(guī)基(jī)混(hùn)合(hé)架(jià)构(gòu)闪(shǎn)存(cún)芯(xīn)片(piàn)，解(jiě)决(jué)了(le)存(cún)储(chǔ)速(sù)率(lǜ)上(shàng)的(de)技(jì)术(shù)难(nán)题(tí)。相(xiāng)关研(yán)究(jiū)成(chéng)果(guǒ)于(yú)10月(yuè)8日(rì)发(fā)表(biǎo)在(zài)学(xué)术(shù)期(qī)刊(kān)《自(zì)然(rán)》上。

这是复旦大学继“破晓（PoX）”皮秒闪存器件问世后，在二维电子器件工程化道路上再获里程碑式突破。今年4月，周鹏-刘春森团队于《自然》期刊提出“破晓”二维闪存原型器件，实现了400皮秒超高速非易失存储，这是迄今最快的半导体电荷存储技术，为打破算力发展困境提供了底层原理支撑。研究团队认为，若要加快新技术孵化，就要将二维超快闪存器件充分融入互补金属氧化物半导体（CMOS）传统半导体生产线。

来源：新闻视频截图

02 兼顾集成与性能

然而，CMOS电路表面有众多元件，如同一个微缩“城市”，既有高楼也有平地；而二维半导体材料厚度仅1到3个原子，如“蝉翼”般纤薄脆弱，若直接将其铺在CMOS电路上，材料很容易破裂。如何将二维材料与CMOS电路集成且不破坏其性能，是团队需要攻克的核心难题。

“我们没必要去改变CMOS，而需要去适应它。”复旦大学集成电路与微纳电子创新学院副院长周鹏介绍，团队从具有一定柔性特点的二(èr)维(wéi)材(cái)料(liào)入(rù)手(shǒu)，通(tōng)过(guò)模(mó)块(kuài)化(huà)集成(chéng)方(fāng)案(àn)，先(xiān)将(jiāng)二(èr)维(wéi)存(cún)储(chǔ)电(diàn)路与成熟CMOS电路分离制造，再通过微米尺度的高密度单片互连技术实现完整集成，使芯片集成良率超过94%。

这一成果将二维超快闪存与成熟CMOS的工艺深度融合，攻克了二维信息器件工程化的关键难题，率先实现全球首颗二维-硅基混合架构闪存芯片的研发。产业界相关人士认为，这种芯片可突破闪存本身在速度、功耗、集成度上的平衡限制，未来或可在3D应用层面带来更大市场机会。

来(lái)源(yuán)：新(xīn)闻(wén)视(shì)频(pín)截(jié)图(tú)

03 中(zhōng)国(guó)集成(chéng)电(diàn)路领(lǐng)域的(de)“源(yuán)技(jì)术(shù)”

周(zhōu)鹏(péng)-刘(liú)春(chūn)森(sēn)团(tuán)队方面认为，这是中国集成电路领域的“源技术”，使中国在下一代存储核心技术领域掌握了主动权。展望二维-硅基混合架构闪存芯片的未来，该团队期待该技术颠覆传统(tǒng)存储器体系，让通用型存储器取代多级分层存储架构，为人工智能、大数据等前沿领域提供更高速、更低能耗的数据支撑，让二维闪存成为AI时代的标准存储方(fāng)案(àn)。

研(yán)究(jiū)团(tuán)队(duì)表(biǎo)示(shì)，下(xià)一(yī)步(bù)计(jì)划(huà)建(jiàn)立(lì)实(shí)验(yàn)基(jī)地(de)，与(yǔ)相(xiāng)关机(jī)构(gòu)合(hé)作(zuò)，建(jiàn)立(lì)自(zì)主主导(dǎo)的工程化项目，用3-5年时间将项目集成到兆量级水平。

综(zōng)合来源：科技日报、中国(guó)新(xīn)闻(wén)网等

注意：封面图为版权图库图片，转载使用(yòng)可(kě)能引发版权纠纷